IT융합전공 하계 단기강좌 실시

  • nyb@ssu.ac.kr
  • 02-820-0630
  • 조만식기념관 427호
Verilog-HDL을 이용한 디지털논리회로 설계 강좌입니다.
디지털회로의 동작원리를 이해하고
간단한 디지털회로를 설계합니다.
핵심역량 지수
나의 역량 지수
로그인이 필요합니다
나의 신청내역
  • 프로그램 일정 상태 비고
세부내용

IT융합전공에서는 하계 단기강좌로

Verilog-HDL을 이용한 디지털논리회로 설계 (초급, 중급) 각각 실시합니다.

 

Verilog-HDL을 이용한 디지털논리회로 설계(초급)

강의일시 : 2022.08.08~ 2022.08.10 (3일간)

강의목표 : 디지털 회로의 동작원리를 이해하고 Verilog-HDL을 이용하여 간단한 디지털 회로를 설계하는 방법에 대해 습득한다.

선수수강조건 : 디지털공학


Verilog-HDL을 이용한 디지털논리회로 설계(중급)

강의일시 : 2022.08.11~ 2022.08.16 (3일간)

강의목표 : Verilog-HDL을 응용하여 디지털 논리회로를 설계하는 기법을 FIR 필터를 설계하고 동작을 확인하는 과정을 통해 학습함.

선수수강조건 : Verilog-HDL 기초디지털 논리회로


★ 자세한 사항은 아래 강의계획서 참고



신청방법 : 온라인신청 nyb@ssu.ac.kr 로 첨부파일 신청서 송부 (08.03까지) 후 FUN시스템 등록

              (두 강좌 모두 신청 가능하며, 중급만 수강도 가능)

비용 : 무료 (재학생 확인)

대상 : 전자정보공학부 재학생 (IT융합전공 우선선발) 


상세일정 및 신청하기
  • 프로그램 일정 신청기간 신청현황
  • 부터
    까지

    37 명 / 40 명

    (최대 50 명 접수가능)

    종료
  • 부터
    까지

    21 명 / 20 명

    (최대 30 명 접수가능)

    종료